Sviluppo di sistemi su chip: fasi e costi 

Sviluppo di sistemi su chip: fasi e costi dell'intero ciclo di progettazione

La creazione di un sistema su chip (SoC) non è solo un passo nella progettazione elettronica, ma un cambiamento fondamentale nell'architettura del dispositivo. Nella nostra pratica, vediamo che il passaggio da componenti discreti a una soluzione integrata riduce l'area del PCB del 40-60% e il consumo energetico fino al 35%. Tuttavia, il prezzo di un errore in fase di specifica può costare milioni di rubli e anni di ritardo nell’ingresso nel mercato.Sviluppo di sistemi su chip: fasi e costidipendono dalla complessità dell'architettura, dal processo tecnico selezionato e dai requisiti di affidabilità.

Molti clienti credono erroneamente che i SoC siano dominio esclusivo di giganti come Huawei o Apple. Questo è un malinteso. Oggi sono disponibili soluzioni ASIC e SoC personalizzate per le medie imprese, in particolare nei segmenti IoT, automazione industriale e telecomunicazioni. La domanda chiave non è "si può fare", ma come ottimizzare il budget in ciascuna delle sette fasi critiche del ciclo di vita del chip. Analizzeremo i numeri reali, i rischi nascosti e come la certificazione GOST o ISO incide sul preventivo finale.

Fase 1: progettazione architettonica e specifica dei requisiti

La prima fase determina l’80% del successo dell’intero progetto. Qui non stiamo disegnando diagrammi, ma formando un modello matematico del comportamento del futuro chip. Il compito principale è tradurre i requisiti aziendali ("il dispositivo deve funzionare per 5 anni con una batteria") in parametri tecnici (velocità di clock, memoria cache, tensione principale).

Nel nostro team di ingegneri è consuetudine iniziare con un'analisi delle interfacce. Quante corsie PCIe sono necessarie? Quale protocollo di comunicazione sarà quello principale: MIPI, USB 3.0 o il tuo standard proprietario? L'errore qui è fatale. Uno dei nostri clienti, un produttore di controller industriali, ha insistito per utilizzare un'interfaccia legacy per risparmiare sulle licenze IP core. Risultato: il chip non è stato in grado di fornire la larghezza di banda necessaria per l'elaborazione video in tempo reale. La riprogettazione della maschera è costata all’azienda 150.000 dollari e tre mesi di inattività.

In questa fase viene determinata anche la scelta dell'unità tecnologica. Per i processori ad alta frequenza potrebbe essere 7 nm o 5 nm, ma per la maggior parte delle applicazioni industriali i processi maturi a 28 nm, 40 nm o 65 nm sono ottimali. Sono più economici da produrre, hanno tassi di difettosità inferiori e sono in grado di resistere meglio a temperature estreme. La documentazione in questa fase viene acquisita sotto forma di specifica dei requisiti (PRS), che diventa un documento legalmente vincolante tra il cliente e lo sviluppatore.

Raccomandazione:Non perdere tempo a modellare carichi. Utilizza strumenti a livello di sistema (SystemC) per simulare algoritmi prima di scrivere codice RTL. Ciò consentirà di risparmiare budget nelle fasi successive.

Fase 2: progettazione RTL e verifica logica

Register Transfer Level (RTL) è un livello di descrizione hardware in cui il comportamento del sistema è descritto in Verilog o VHDL. Questa è la fase più laboriosa, poiché richiede fino al 40% del tempo dell'intero progetto. Gli ingegneri scrivono codice che descrive come i dati si spostano tra i registri e vengono trasformati dalla logica combinatoria.

Ma scrivere codice è solo metà dell’opera. La verifica richiede più risorse della progettazione stessa. Il rapporto tra ingegneri di verifica e progettisti è spesso 3:1. Perché? Perché è impossibile trovare un errore nel silicio finito senza una costosa riprogettazione (revisione del progetto). Utilizziamo la metodologia UVM (Universal Verification Methodology) per creare ambienti di test che generano milioni di scenari operativi casuali dei chip.

Il punto critico è verificare il rispetto delle norme di sicurezza. Se il tuo SoC è destinato all'industria automobilistica, deve essere conforme alla norma ISO 26262 (livelli ASIL). Per apparecchiature mediche - IEC 62304. L'implementazione di questi standard richiede una logica di autodiagnosi aggiuntiva (BIST - Built-In Self-Test), che aumenta l'area del chip del 5-10%, ma è un prerequisito per la certificazione.

Un errore comune commesso dai neofiti è ignorare la copertura del codice e le metriche di copertura funzionale. Abbiamo visto progetti in cui i test hanno mostrato un successo del 100%, ma quando sono stati lanciati per la prima volta sull'hardware, il chip si è bloccato a causa di una rara condizione di competizione dei dati che non è stata coperta dai test. Utilizza la verifica formale per i blocchi critici.

Fase 3: Sintesi, posizionamento e instradamento (progettazione fisica)

Una volta verificata la logica, inizia la progettazione fisica. Il codice RTL viene convertito in una netlist di gate (gate netlist) e poi posizionato su un substrato di silicio. Qui vengono affrontati i problemi di dissipazione del calore, integrità del segnale e integrità dell'alimentazione.

In questa fase il PPA gioca un ruolo fondamentale: Power (consumo energetico), Performance (prestazioni), Area (superficie). Questi tre parametri sono in forte concorrenza. Migliorarne uno quasi sempre peggiora gli altri. Ad esempio, per aumentare la frequenza di clock è necessario aumentare la tensione, il che porta ad un forte aumento della generazione di calore. Il nostro compito è trovare un equilibrio che soddisfi le specifiche.

Particolare attenzione è posta agli alberi degli orologi (Clock Tree Synthesis). La distribuzione sbilanciata del segnale di clock porta a violazioni della temporizzazione. Utilizziamo algoritmi complessi per ridurre al minimo lo skew (differenza nel tempo di arrivo del segnale) tra le diverse parti del chip. Sempre in questa fase vengono aggiunte celle di riempimento e strutture di spillatura per rispettare le norme di fonderia.

Il costo delle licenze CAD (strumenti EDA) per la progettazione fisica è estremamente elevato. L'utilizzo di software piratato è inaccettabile non solo a causa dei rischi legali, ma anche a causa della mancanza di supporto tecnico e di librerie di processi aggiornate. Per progetti con un budget inferiore a 500.000 dollari, spesso ha più senso utilizzare soluzioni cloud o affidare la progettazione fisica a un'azienda di progettazione specializzata.

Fase 4: Preparazione per la produzione e produzione di maschere

L'output finale della progettazione fisica sono i file GDSII. Questa è una descrizione geometrica di tutti gli strati del chip. Questi dati vengono inviati a una fonderia come TSMC, GlobalFoundries o SMIC. Inizia la fase di tape-out.

La parte più costosa di questa fase è la produzione di maschere fotografiche (maschere). Il costo di un set di maschere dipende dall'unità tecnologica. Per il processo a 65 nm, il kit può costare tra i 50.000 e gli 80.000 dollari. Per 28 nm – già $ 150.000–$ 300.000. Per i 7 nm avanzati, il prezzo supera i 3-5 milioni di dollari. Questo è il motivo per cui la scelta di una tecnologia di processo matura è spesso il fattore decisivo per la redditività di piccoli lotti.

Prima di passare alla produzione di massa, vengono realizzati i prototipi (Engineering Samples). In genere si tratta di un lotto di 50-100 wafer. Questi chip vengono sottoposti a rigorosi test di laboratorio. Li testiamo per verificarne la conformità con gli intervalli di temperatura. Per le applicazioni industriali, la norma richiede il funzionamento da -40°C a +85°C (o anche +105°C). Per uso commerciale - da 0°C a +70°C.

Una sfumatura importante: i contratti con le fabbriche spesso prevedono penali per la modifica delle specifiche dopo il Tape-out. Qualsiasi modifica, anche la correzione di un errore logico, richiede la produzione di nuove maschere. Pertanto, la regola “misura due volte, taglia una volta” funziona letteralmente qui.

Fase 5: test, confezionamento e certificazione

Un cristallo nudo (matrice) è inutile senza un alloggiamento. L'alloggiamento protegge il chip da umidità, polvere e danni meccanici e fornisce anche contatti elettrici con il circuito stampato. La scelta del tipo di pacchetto (BGA, QFN, LGA) influisce sul costo del prodotto finale e sull'efficienza della dissipazione del calore.

Il collaudo è suddiviso in due fasi: Wafer Sort (smistamento dei wafer) e Final Test (collaudo finale dei prodotti finiti). Durante la fase Wafer Sort, ciascuna matrice sul wafer viene ispezionata da una sonda. I cristalli difettosi vengono contrassegnati ed eliminati per non sprecare denaro nella loro confezione. La resa (resa) è un parametro critico. Se la resa è del 60%, il costo di un chip buono aumenta proporzionalmente.

Per entrare nei mercati della Russia e dell'EAEU è richiesta la certificazione. I componenti elettronici devono essere conformi alle normative tecniche TR TS 004/2011 (Sulla sicurezza delle apparecchiature a bassa tensione) e TR TS 020/2011 (Compatibilità elettromagnetica). L'ottenimento di un certificato di conformità o di una dichiarazione di conformità richiede test in laboratori accreditati. Senza il marchio EAC la vendita di prodotti nella Federazione Russa è illegale.

È anche importante considerare la logistica. La spedizione di chip dall'Asia ora comporta il rischio di ritardi. Raccomandiamo di formare scorte di sicurezza nei magazzini all'interno del paese o in giurisdizioni amiche per evitare di fermare la linea di produzione presso il produttore finale.

Analisi dei costi: cosa costituisce il prezzo dello sviluppo del SoC

I costi del progetto variano ampiamente. Per darti una guida, abbiamo suddiviso i costi in categorie. Le cifre si riferiscono a un progetto di media complessità (controllore per IoT o automazione industriale) su una tecnologia di processo da 40–65 nm.

Oltre ai costi di sviluppo (NRE – Non-Recurring Engineering), esiste un costo unitario di produzione (costo BOM). Comprende il costo del wafer, dell'imballaggio e del collaudo. Con una tiratura di 10.000 pezzi, il prezzo di un chip può essere compreso tra 15 e 25 dollari. Con una tiratura di 1.000.000 di pezzi, scende a 3-5 dollari. Pertanto, il calcolo del ritorno sull'investimento (ROI) dovrebbe essere basato sul volume di vendita previsto.

Nel nostro lavoro, offriamo spesso ai clienti un approccio modulare. Invece di sviluppare un SoC completo da zero, puoi utilizzare un die base e aggiungervi blocchi personalizzati. Ciò riduce i costi NRE del 30-40% e accelera il Time-to-Market di 3-4 mesi.

Perché vale la pena ordinare lo sviluppo in Russia e nella CSI

Nel contesto di instabilità della catena di fornitura globale, la localizzazione dello sviluppo diventa un vantaggio strategico. Gli uffici di ingegneria russi hanno una forte scuola di modellazione matematica e ottimizzazione algoritmica. Non ci limitiamo a "codificare", ottimizziamo l'architettura per compiti specifici.

Lavorare con un appaltatore locale offre diversi vantaggi non evidenti:

• Tutela giuridica della proprietà intellettuale.Tutti i diritti sul codice RTL e GDSII restano del cliente. Il lavoro viene svolto in conformità con la legislazione della Federazione Russa, che semplifica la risoluzione delle controversie.
• Nessuna barriera linguistica o differenza di fuso orario.La comunicazione diretta con gli ingegneri consente di apportare rapidamente modifiche alle specifiche tecniche.
• Supporto per la sostituzione delle importazioni.I chip sviluppati potranno essere inseriti nel registro dei prodotti industriali russi, il che aprirà l’accesso a sussidi statali e prestiti agevolati.
• Flessibilità nel pagamento.La possibilità di effettuare pagamenti in rubli riduce i rischi valutari per il cliente.

La nostra azienda è specializzata nel ciclo completo della progettazione di microcircuiti. Aiutiamo non solo con l'implementazione tecnica, ma anche con l'organizzazione della produzione presso le fabbriche partner in Asia, garantendo il controllo di qualità in ogni fase. Comprendiamo che ciò che è importante per il business non è solo un chip funzionante, ma l'economia prevedibile del progetto.

Tuttavia, lo sviluppo dei chip è solo un lato della medaglia. Il secondo compito, non meno importante, è garantire una fornitura affidabile dei componenti elettronici necessari per la prototipazione e la produzione di massa. È qui che i distributori professionali vengono in soccorso, come ad esempioWuhan Xinhualong Technology LLC. Fondata nel 2009 nella "Optical Valley" cinese (Wuhan), l'azienda funge da collegamento chiave tra i produttori mondiali di circuiti integrati e i consumatori dell'industria elettronica.

Perché è importante l’integrazione di un fornitore affidabile durante la fase di progettazione? Perché la scelta dei componenti determina il successo dell'intero apparecchio. Wuhan Xinhualong Technology fornisce una catena di fornitura trasparente e legale per i prodotti originali. Il loro portafoglio comprende soluzioni high-tech fondamentali per i progetti moderni: dai convertitori analogico-digitali delle serie LHA6961 e ZJC2000 ai processori con architettura Loongson 3 (CPU LS3D5000) e memoria LPDDR4. La disponibilità di componenti come le soluzioni RF R-FDM320R069 o i controller LS76928 consente agli ingegneri di costruire sistemi attorno a componenti comprovati e di qualità.

Il vantaggio principale di lavorare con partner come Wuhan Xinhualong Technology è la garanzia di autenticità. Tutti i prodotti vengono forniti esclusivamente attraverso canali ufficiali, il che elimina il rischio di utilizzare contraffazioni, che possono portare a conseguenze catastrofiche nella fase di test del SoC finito. Inoltre, l'azienda fornisce il supporto di ingegneri applicativi interni (FAE) che possono aiutare a selezionare i componenti ottimali durante la fase di progettazione, tenendo conto dei requisiti di automazione industriale, telecomunicazioni o energia. Questa combinazione di competenze ingegneristiche interne e accesso a una base di componenti affidabile tramite distributori fidati riduce al minimo i rischi di mancato rispetto delle scadenze e di superamento del budget.

Domande frequenti

Quanto tempo richiede l'intero ciclo di sviluppo del SoC?

Per un chip di media complessità su un processo tecnologico maturo (40–65 nm), il ciclo dura dai 9 ai 14 mesi. Di questi, 3–4 mesi vengono spesi in architettura e RTL, 4–5 mesi in verifica e progettazione fisica, 2–3 mesi nella realizzazione di maschere e primi campioni e 1–2 mesi in test e debug. I progetti complessi da 7-12 nm possono richiedere fino a 24 mesi.

È possibile ridurre i costi di sviluppo?

Sì, i modi principali per ridurre i costi sono: utilizzare architetture aperte (ad esempio RISC-V invece di ARM, che consente di risparmiare licenze), scegliere una tecnologia di processo più matura (65 nm invece di 28 nm), eliminare le funzioni ridondanti nella prima versione del chip (approccio MVP) e riutilizzare blocchi IP collaudati.

Cos’è la NRE e perché è così costosa?

NRE (Non-Recurring Engineering) è una spesa di ingegneria una tantum. Includono salari per specialisti altamente qualificati, costose licenze software e produzione di maschere fotografiche. I modelli sono costosi perché richiedono apparecchiature di litografia che costano centinaia di milioni di dollari. Tuttavia, questi costi vengono ammortizzati (distribuiti) sull'intero ciclo di produzione.

Che garanzie date sulle prestazioni del chip?

Garantiamo che il chip sia conforme alle specifiche approvate (Spec). Prima che la documentazione venga trasferita in produzione, vengono eseguite la verifica completa e l'emulazione sull'FPGA. Se viene scoperto un errore nel chip finito per colpa dello sviluppatore (un errore logico non rilevato durante la verifica), siamo responsabili secondo il contratto ed effettuiamo la modifica a nostre spese. Tuttavia, non possiamo garantire una resa in fabbrica del 100%, poiché ciò dipende dal processo tecnologico della fabbrica.

Lo sviluppo SoC è adatto a piccoli lotti (fino a 1000 pezzi)?

Di regola no. Gli elevati costi delle maschere (NRE) rendono astronomico il costo unitario di un chip. Per lotti fino a 5.000-10.000 pezzi, è più sensato dal punto di vista economico utilizzare FPGA (circuiti logici integrati programmabili sul campo) o microcontrollori standardizzati. Il SoC si ripaga con una tiratura di 50.000-100.000 unità all'anno.

Conclusione

Lo sviluppo del SoC è un investimento nella competitività a lungo termine del tuo prodotto. Un SoC progettato correttamente riduce i costi del dispositivo, migliora l'affidabilità e protegge la proprietà intellettuale dalla copia. La chiave del successo è un'attenta pianificazione anticipata, la selezione della tecnologia di processo ottimale e la collaborazione con un team di ingegneri esperti.

Non lasciare che le alte barriere all'ingresso ti fermino. Strumenti e metodologie moderne stanno rendendo la creazione di ASIC accessibile a una gamma più ampia di aziende. Inizia controllando la tua architettura attuale e calcolando i potenziali risparmi quando passi a un SoC personalizzato.

Se sei pronto a discutere i termini di riferimento o ricevere una stima preliminare del costo del tuo progetto, i nostri esperti sono pronti a fornire una consulenza gratuita. Ti aiuteremo a scegliere la giusta strategia di sviluppo, a minimizzare i rischi e a portare il prodotto sul mercato in tempo.

Servizi di progettazione di circuiti integrati e ASIC

Contattaci oggi