
La memoria di programma, la memoria dati, i registri e le porte I/O sono organizzati in un unico spazio di indirizzi lineare di 4 GB. I dati vengono archiviati in memoria nell'ordine dei byte meno significativo. Il byte indirizzabile meno significativo di una parola è considerato il byte meno significativo, mentre il byte indirizzabile più significativo è considerato il byte più significativo. Il dispositivo contiene una SRAM statica integrata con una capacità di 64 KB.
I chip della serie HK32F103xCxDxE sono microcontrollori ad alte prestazioni sviluppati da Shenzhen Hanshun Chip Research and Development Co.,Ltd. Include i seguenti modelli:
1.HK32F103xC
HK32F103RCT6
HK32F103VCT6
2. HK32F103xD
HK32F103RDT6
HK32F103VDT6
3.HK32F103xE
HK32F103RET6
HK32F103VET6
Il sistema principale è composto dalle seguenti parti:
1. Moduli principali:
Nucleo Cortex®-M3 con bus di codice (D-bus) e bus di sistema (S-bus).
Controller universali DMA1 e DMA2.
2. Moduli slave:
Memoria flash interna.
SRAM interna.
Periferiche AHB Lite.
Bridge AHB-APB (APB1 e APB2) per il collegamento di tutte le periferiche APB.
FSMC.
Tutti questi moduli sono interconnessi tramite un'architettura bus multilivello AHB.
La memoria di programma, la memoria dati, i registri e le porte I/O sono organizzati in un unico spazio di indirizzi lineare di 4 GB. I dati vengono archiviati in memoria nell'ordine dei byte meno significativo. Il byte indirizzabile meno significativo di una parola è considerato il byte meno significativo, mentre il byte indirizzabile più significativo è considerato il byte più significativo. Il dispositivo contiene una SRAM statica integrata con una capacità di 64 KB. È possibile accedervi byte per byte, per mezze parole (16 bit) o per parole intere (32 bit). La tensione operativa del dispositivo (VDD) è compresa tra 2,0 e 3,6 V. La tensione interna richiesta di 1,2 V per l'alimentazione digitale è fornita dal regolatore di tensione integrato. Se l'alimentazione VDD principale viene a mancare, l'orologio in tempo reale (RTC) e i registri di backup vengono alimentati dalla sorgente VBAT di backup. L'alimentazione per la logica digitale interna del dispositivo è fornita dall'LDO integrato.
La tensione di uscita dell'LDO su chip può essere regolata tramite registri, consentendo al software di ottimizzare il consumo di corrente del chip a seconda dello scenario applicativo. La tensione di uscita dell'LDO può essere impostata in modo indipendente per la modalità Run e la modalità Stop.